匈日本国特許庁(JP)

00 特許出題公告

特 許 公 報(B2) 平4-38016

®int.Cl. *

 80公告 平成 4 年(1992) 6 月23日

G 06 F 13/42

3 5 0 A 8840-5B

発明の数 1 (全7頁)

❸発明の名称 同期化回路

②特 夏 昭59--232577

●公 第 昭61-110253

20出 夏昭59(1984)11月5日

@昭61(1986) 5月28日

6発明者 足 立 宏

東京都日野市富士町1番地 富士フアコム制御株式会社内

の出 顕 人 富士電機株式会社 の出 顧 人 富士フアコム制御株式 神奈川県川崎市川崎区田辺新田1番1号

AtL

東京都日野市さく富士町 1 香地

会社

19代 理 人 弁理士 玉鼻 久五郎

人工郎 外2名

森田 信一

1

②特許請求の範囲

審 査 官

1 外部からの非関期信号を同期クロツクに同期 化して内部のシーケンス制御に用いる問期式制御 回路において、同期用のフリップフロップを設 け、該同期用フリップフロップの前段に2つのト ランスペアレントタイプのラッチをパラレルにお き、外部からの1つの非同期信号を数2つのラツ チの両方に同時に入力させ、該2つのラッチに該 外部よりの非同期信号を上配同期クロツクのパル ア回路に入力しそのオア出力を上配同期用フリッ プフロップに入力させ、上記同期クロックのパル スの後縁で該同期用フリップフロップの動作タイ ミングを与えるよう構成し、上記同期クロツクは セットアップ・タイム、上記オア回路の遅れ時間 および上記ラッチのホールドタイムの合計時間よ り少し大きな時間に設定され、上記同期用フリッ プフロップの同期のタイミングより同期クロック ツクにより上記外部からの非問期信号を該2つの ラッチにラッチし、その出力のオアを該同期用フ リップフロップに入力させ、該同期クロックによ り該同期フリップフロップより同期信号を得るこ とを特徴とする同期化回路。

2

発明の詳細な説明

(発明の属する技術分野)

本発明は同期化回路、さらに群しく言えば、同期クロックに同期して制御シーケンスを進行させ る制御回路に、該同期クロックと非同期の信号を 該同期クロックに同期化して取込むための同期化 回路に関する。

【従来技術とその問題点】

外部よりの非同期信号を上記同期クロツクのパルスの前縁でラッチし、該2つのラッチの出力をオ 10 ち、当該装置内では該同期クロツクに同期して制 ア回路に入力しそのオア出力を上記同期用フリッ 神シーケンスを進行させる方法をとるが、パス・プロツブに入力させ、上記同期クロツクのパルスの後縁で該同期用フリップフロップの動作タイミングを与えるよう構成し、上記同期クロツクは おで非同期信号を同期化して当該デイジタル制御 そのパルス幅が、上記問期用フリップフロップの 15 装置内に取込み、これを当該装置内のシーケンスセットアップ・タイム、上記オア回路の遅れ時間 利御回路に使用する。

第5図は、従来技術による同期化回路の一例の プロック図、第8図はその動作シーケンスのタイ ミングを示す。

すなわち、パスBからの非同期信号はレシーパ R.で受信され、その出力信号 S 1 (非同期の外 5 きる。 ®あるいは ®の発生の確率は非常に少いが 部よりの入力信号) を同期用フリップフロップ Fiに入力させる。フリップフロップFiはD形 (遅延形) フリップフロップとして構成され、D 入力増子に信号S1が、T入力増子に同期クロツ

第5図の同期化回路は、正常な状態において は、第B図に示す動作シーケンスのタイミングで 動作する。

例えば、第6図に示すように、阿期クロックC ("0"から"1"へ変化) されると、同期クロッ クCのタイミングLの立下がりでフリップフロッ プFiにセットされ、これにより同期クロックC に同期して、フリップフロップFiの出力過子Q からの出力信号 S 2 が得られる。

信号S2は同期信号なので、デイジタル制御装 置(DC、第4図参照)内部の制御信号S5等と 共に組合せ回路CBCにおいて必要な制御信号S 3. S4等を生成し、次段のフリップフロップ S4は同期クロツクCの次のタイミングもまでに は安定した信号になる。

第7 図は非同期の外部信号の到来のタイミング と同期クロックの、障害発生原因となり得るタイ 同期クロックCの、S 1は外部信号のそれぞれの 被形を示し、また、S2は同期フリップフロップ FiのQ出力S2の波形を示すものである。

外部信号S1が第7図に示すように同期フリッ を満たせない範囲のタイミングで変化した場合、 同期フリップフロップFiのO出力の信号S2は ①、②、③あるいは④に示す波形となる。

①はフリップフロップFiがタイミングtiにおい 反転できず、ものタイミングで反転した場合、③ はタイミングもともとの中間の不規則なタイミン グで反転した場合、④はタイミングもで不完全に 反転し、次のタイミングも以前に再度反転した場

合のそれぞれのQ出力の信号S2の波形を示すも のである。いづれも正常な動作とは言えないが、 ①。②は同期クロックCと同期しているため、組 合せ制御回路CBCを正常に動作させることがで 同期信号にならないため、組合せ制御回路CBC 等の後段の動作の正常性を保証できず、たまに発 生する間欠難害の要因となる。

上記の欠点を防止するため、第8図に示すよう ク発生器CGから同期クロツクCが入力している。 10 に同期フリツプフロツプFii, Fiを直列に 2 段設 置し、第7回の出力信号S2において第1段のフ リップフロップFuが、③あるいは④の波形を送 出するような異常動作をしても、第2段のフリツ プフロップFiにおいて同期化させる手段が知ら のもともとのタイミングの間で信号S1が受信 15 れている。第9回は第8回に示す従来回路におけ る各信号のタイミング関係を示す図である。第8 図においてその記号は第5図と対応するものを示 し、なおFitはフリップフロップFiと同様のフリ ツブフロツブ、SIIはフリツブフロツブFuの 20 Q出力の信号を示す。

第8図において、第9図に示すタイミングで非 同期の外部信号S1が到来すると、同期クロック Cのtoのタイミングにおいて同期フリップフロツ プFiiが反転し、信号S11を生じ、さらに同期 F₂, F₂等を制御することができる。信号S3, 25 クロツクCの次のタイミングもにおいて両期フリ ップフロップFiのQ出力から信号S2を生ずる。 この信号 S 2 は同期信号として後段の回路に与え

ここで信号S1が、第7図のタイミング関係図 ミングの関係を示す図である。図において、Cは 30 に示すように、フリツブフロツブFnのセツトア ップに必要な時間を満たせない範囲のタイミング で変化した場合、同期フリップフロップFilのQ 出力の信号511は、第7図の52の①, ②, ③ あるいは④に示す波形の信号となる。このうち障 : プフロツブF1のセツトアツブに必要な時間(tan)35 客の原因となる®,@の波形でも、次段の同期フ リップフロップFiにおいて正常な同期信号S2 (第8図の52)に変換され、従つて次段回路は 正常に動作する。

このようにして、外部信号S1のタイミングの てやつと反転した場合、②は上記タイミングもで 40 変動により発生のおそれのある障害は防止できる が、非同期の外部信号 S 1 を同期するために同期 クロックを2回必要とするので同期化の遅れ時間 が無視できなくなる。第9図においてtdは同期化 の遅れ時間を示すもので、最少の場合でも同期ク

ロックCの1周期分、また最大の場合は2周期分 となる。

このように、従来の技術は、非同期の外部信号 の同期化を確実に行なおうとすれば、同期化の際 の遅れ時間が長くなるという欠点があつた。 (発明の目的)

本発明は、従来技術の上配の欠点を除去し、非 阿期の外部信号の同期化を確実に行なうとともに **同期化の際の遅れ時間を最少にした同期化回路を** 提供することを目的とするものである。

【発明の要点】

本発明による同期化回路は、外部からの非同期 信号を同期クロツクに同期化して内部のシーケン ス制御に用いる同期式制御回路において、同期用 のフリップフロップを設け、該問期用フリップフ 15 し、同様に動作する。 ロップの前段に2つのトランスペアレントタイプ のラッチをパラレルにおき、外部からの1つの非 同期信号を該2つのラッチの両方に同時に入力さ せ、該2つのラッチに該外部よりの非同期信号を 上記同期クロツクのパルスの前縁でラツチし、該 20 1。Cは第1図のものに対応する。 2つのラッチの出力をオア回路に入力しそのオア 出力を上配同期用フリップフロップに入力させ、 上紀同期クロツクのパルスの後縁で該同期用フリ ップフロップの動作タイミングを与えるよう構成

そして上記同期クロツクはそのパルス幅が、上 記同期用フリップフロップのセットアップ・タイ ム、上記オア回路の遅れ時間および上記ラッチの ホールドタイムの合計時間より少し大きな時間に タイミングより同期クロックのパルス幅分以前の タイミングにて上記阿期クロツクにより上記外部 からの非同期信号を該2つのラッチにラッチし、 その出力のオアを該同期用フリップフロップに入 ロップより同期信号を得るものである。

なお、本発明の一つの実施例に従えば、同期ク ロックのパルスの前縁で上記2つのラッチに外部 よりの非同期信号をラッチし、抜パルスの後継で る。

〔発明の実施例〕

以下本発明の実施例を図面について説明する。 第1図は本発明の一実施例のプロック図であ

る。図において、Bはパス、Riはパスからの非 同期の外部信号を受け取るレシーパ、S1はその 出力信号、Li, Liはトランスペアレント・タイ プのラッチ、S21、S22はそれぞれの出力信 5 号、ORは信号S21, S22を入力し、オア出 力の信号S23を生成し、同期フリップフロップ Fiに入力させるオア回路、Cは同期クロツクで フリップフロップFiおよびラッチLi, Loそれ ぞれのクロツク入力強に接続される。またレシー 10 パR1の出力信号(非同信号) S 1 はラッチL1 しの両方に入力する。

6

第3図aに第1図のトランスペアレントタイプ のラッチLの接続構成を同図りにその動作タイ ミングを示す。なおラツチLも同様な構成を有

第3図aにおいて、Liはラッチ、FFはD形フ リップフロップで、同期クロックCの前縁(パル スの立上り)に応動して反転するもの、ANDは アンドゲート、ORiはオアゲート、SI, S2

第3図 b は同図ュのラッチの動作タイミング図 である。

いま、入力信号S1が "0" であればクロック Cによつて、フリップフロップはリセット状態 25 (Q出力が "0"、 Q出力が "1") にある。アン ドゲートANDは一方の入力(Q出力)が"1" であり、導通状態にあるが、信号S1は"0"で あるのでその出力は "0" である。一方フリップ フロップFFのQ出力は "0" であるのでオアゲ 設定され、上記同期用フリップフロップの同期の *30* ートOR₁の2入力はともに"0"であり、その出 力信号S21も入力信号S1と同様に"0"であ る。

いま、時点なにおいて入力信号S1が "0" か ら"1"に変化するとその"1"はアンドゲート 力させ、該同期クロックにより該同期フリップフ 35 ANDおよびオアゲートORiを経て出力し、その 出力信号S21は入力信号S1と同様 "1"とな

同期クロックCのタイミングtoの前縁(立上 り)で、フリップフロップFFは反転し、Q出力 同期フリップフロップの動作タイミングを与え 40 が"1"、〇出力が"0"の状態に保持される。 Q出力が"0"となつてアンド・ゲートANDが 非導通となり、その出力は"0"となるがQ出力 "1"がオアゲートORiを経て出力し、出力信号 S21は信号S1の如何に拘らず"1"にラッチ

される。

時点もにおいて入力信号S1が"1"から "0"に変化し入力信号S1がなくなつたとする。 同期クロックCのタイミングもの前縁(立上り) ***0*、**Q出力が ***1*** となる。このとき、アン ド・ゲートANDが非導通となり、またQ出力が "0"となるので出力信号S21は入力信号S1 と同様の"0"となる。

路の動作タイミングを示す図である。図におい て、Cは同期クロツクCのタイミングを、S1. S21, S22, S23, S2は各同名の配号の 信号のタイミングを示し、もはラツチL。Lのホ フリップフロップFiのセットアップタイムをそ れぞれ示す。なおtuは同期クロツクCのクロツク 幅であり、上記のセツトアツブタイムは、遅延 時間tptおよびホールドタイムLの合計時間より少 Fiのセットのタイミングは同期クロックCのパ ルスの後縁(立下り)のタイミングであり、ラツ チし、しのラッチのタイミングは前記のように 同期クロツクCのパルスの前縁(立上り)のタイ ミングである。

第1図の本発明による阿斯化回路において、パ スBよりの信号はレシーパRiに受信され、第2 図に示すように、タイミングもにおいて、非同期 の外部信号S1 ("0"より"1"に転ずる) と トランスペアレントタイプのラッチであるので、 ホールドタイムも後に、その出力信号S21およ びS22は信号S1に追随して変化する。 阿様に 信号S23も、オア回路ORの遅延時間taがけ遅 グteのパルスの前縁(立上り)でラッチLi、Laは 信号S1をラッチし、少くとも次のタイミングも のパルスの前縁(立上り)までは、信号S1に変 化があつても、それには応答しない。この結果、 同期クロツクCのタイミングtoのパルスの後継 40 (立下り)で同期フリップフロップFiは安定した 信号S23をセットし、同期クロックCに完全に **両期した信号S2を作成することができる。**

トランスペアレントタイプのラッチしょしを

パラレルに設けたため、同期フリップフロップ Fiへの入力信号S23を確実な安定した信号と することができる。 すなわち、第3図bに示す同 期クロツクCの例えばタイミングLの立上がりエ でフリツブフロップFFは反転し、Q出力が 5 ツジに先行するセットアツブタイムtaの範囲で 信号S1が変化しても、パラレルに設けたラツチ L., L.の出力がオア回路ORを介して同期フリツ プフロップFiへの入力信号S23が形成されて いるため、ラツチLi。Laの何れか一方が正常に さて、第2図は第1図の本発明による同期化回 10 応答すれば入力信号S23の正常性は保証され る。また、一方のラツチが応答せず、かつ他方の ラッチが不安定な動作をして例えば第7図の③。 ④のような出力信号を出した場合でも、この不安 定な動作をしたラッチの出力信号は同期フリップ ールドタイムtotはオア回路ORの遅延時間、tot 15 フロップFiの入力信号S23であり、組合せ回 路CBCには直接入力されないので、この同期フ リップフロップFiが次の同期クロックによつて 動作することにより第5図に示す従来回路のよう な誤動作は生じない。なお、同期フリップフロツ し大きく設定してある。同期フリツブフロツブ 20 ブFiが同時に誤動作することも理論上は考えら れるが、ラッチと試期フリップフロップFiとが 同時に誤動作する可能性は実際には極めて少ない ので、実用上は問題とならない。

〔発明の効果〕

25 本発明は上記のように構成されているので、本 発明により非同期信号の同期化が一層確実とな り、しかも同期化の際の遅れ時間を最小に(最大 同期クロックの一周期) におさえることが可能な 効果がある。同期化の際の遅れ時間を最小におさ してラッチLi, Liに入力する。ラッチLi, Laは 30 えることができるため、高速化が進む同期化回路 には有効である。

本発明の構成によって回路電子の多少の増加は 免れないが、回路の集積化が急速に進んでいる現 在では、この程度の回路業子増加は問題となら れて同様に変化する。同期クロツクCのタイミン 35 ず、動作の確実性の向上および同期化の際の遅れ 時間の短縮の効果の方が重要で、今後、確実にし て高速の動作の要求されるこの種の同期化回路に 好資である。

図質の簡単な影明


第1 図は本発明の一実施例のプロック図、第2 図は第1図の実施例の動作タイミング図、第3図 a は第1図の実施例中のトランスペアレントラツ チの構成の一例のプロック図、同図bは同図aの 動作タイミング図、第4図は同期クロツク内蔵の

デイジタル制御装置に非同期の外部信号を接続し た一般の接続構成を示す図、第5回は従来技術に よる同期化回路の一例のブロック図、第6図は第 5 図の同期化回路の正常動作タイミング図、第7 図、第8回は従来技術による改良された同期化回 路のプロック図、第9回は第8回の同期化回路の


動作タイミング図である。


B…パス、Ri…レシーパ、Li, Li…トランス ・ペアレント形ラッチ、OR…オア回路、F,…同期 フリップフロップ、C…同期クロック、S1…非 図は第5図の阿期化回路の異常動作タイミング 5 同期の外部よりの入力信号、S2…同期した出力 信号、FF…フリップフロップ。

第1図




第3図







第2図




第4図




第5図




第6図




第7図



第8図



第9図



This Page Blank (uspto)